对于普通消费者来说，有时会觉得现在的芯片速度已经足够快了，似乎没有提升的必要了。现在的台式机已经具备了足够的计算能力来模拟整个银河系的诞生，只要有人想这么做。手机和PDA产品也充斥了各种花哨的功能，尽管很少有人会使用。如此看来，我们还需要摩尔律吗，还需要芯片性能每隔18个月翻番吗？

　　来自电子产业的回答是肯定的，理由是控制成本以及进一步提升计算能力。目前全球依然有数十亿的人没有手机，更不用说PC机了。因此如果芯片厂商能够进一步延长摩尔律有效期，那么数字电子产品的价格将变得足够廉价以至于每个人都能购买得起，而芯片产品更加强大的计算功能也使得电子产品愈发展智能化以至于它们能够听懂人类的自然语言甚至还可以做出回答。

　　然而不像以前，现在摩尔律的适用空间正越来越小，支撑其摩尔律需要更多的想像力。到目前为止，芯片厂商实现摩尔律的方式无非是一种：通过缩小芯片上晶体管的体积从而在芯片集成更多的晶体管来实现芯片速度的提升，由于晶体管体积缩小了导致了电子传送距离的缩短，从而加快了数据处理速度。

　　然而晶体管体积不可能无限制缩小，为此这种实现模式正在面临挑战。在上世纪90年代，这种方式大行其道，然而在今天随着芯片上电路密集，芯片的发热量迅速增长，性能也开始打折。这也就是为何近年来芯片巨头英特尔和IBM额新款芯片产品屡屡推迟发布日期的原因。

　　即时如此，芯片厂商依然表示在撞墙之前它们依然能够通过缩小晶体管的方式开发出几代新款处理器。芯片厂商在不断尝试新的材料以及生产工具，许多业内人士认为在纳米技术在芯片开发领域的应用已经获得长足进步。目前芯片中其电路的宽度大约为90纳米，而今年预计将缩小为65纳米，到2010年将进一步缩小为45纳米，2013年为32纳米，2016年为22纳米。"而在这以后，尚不清楚下一步该如何走。"英特尔的技术策略主管保罗-加爵尼如是说。

　　幸运的是，缩小晶体管体积不是唯一提升芯片性能的方法。早已经获得应用的多内核策略就是另一种解决方案，在一个芯片上集成多个处理器内核照样可以提升性能，不管这需要对运行的软件系统进行翻新。此外，工程师们正在设计一种全新的方式来布局芯片上的电路-它采用分层来堆叠电路，这是一种3D构架的电路布局模式。这些开发策略应该能够支撑2270亿美元的全球芯片产业继续向前发展数年，它们将是芯片的性能实现飞跃。

　　在这些实现芯片性能提升的措施中，第一款超级芯片就采用了多内核策略。业内人士指出，芯片中的多内核不仅能够提升芯片的计算速度，而且可以有效地降低发热量。

　　芯片厂商AMD、IBM和英特尔已经开始推出了台式机多内核处理器，多内核的思路很容易理解。数十年以来，超级计算机系统遵循着类似的原则，成打的处理器协同工作以提升性能计算速度。不过两个领域依然存在差别，IBM的蓝色基因/L超级计算机夏天使用了6万5千个处理器，而个人计算机中使用的芯片其处理器内核最大不会超过8个。

　　芯片"摩天大厦"

　　然而一种更为激进的芯片设计构思正在酝酿之中，这是一种3D构架的电路布局模式，它像盖房子一样通过采用分层来堆叠电路。德州仪器的首席技术官汉斯-斯托克表示，消费电子产品厂商早就开始向这个方向努力。便携设备如手机和PDA产品其空间有限，为此各个独立的芯片被层叠起来，通过电路板区分，并通过毫米线连接起来。

　　为何层叠芯片会提升速度和削减功耗了？业内人士解释，如果将一块1平方厘米的芯片等分为四块，每块实现不同的功能，并层叠起来，那么电子通过的最大距离将从2万微米缩间为10微米。无疑更短的路径提升了速度，同时减少了驱动电子流动的能量，从而降低了发热量。将目前两个90纳米的芯片层叠起来，其计算速度可以和6年后问世的32纳米芯片相媲美。

　　然而3D芯片的实现依然存在许多技术上的难题，而这些问题的解决需要很长的时间。就像建造一个摩天大楼比建造一个平房要困难得多，打造一款3D芯片将需要复杂的3D设计工具以及开发方法。

　　芯片架构物理上的重组将迫使软件系统做相应的改变。在多内核计算环境下，软件系统应该充分利用多内核的特性，将处理的任务划分为多个子任务，并提交处理器并发执行。然而不幸地是，目前大多数的软件系统没有针对多内核计算环境进行过优化，无论是在嵌入式应用还是台式机应用。业内人士指出，一旦软件经过相应优化，其性能将迅速提升，特别是对媒体软件和游戏软件来说更是如此。

　　然而要让所有的软件系统具备并发处理能力这得耗时数年的时间，而且开发多处理软件系统本身就是编程领域一件最难的事情。正是这种强大的挑战，英特尔1万名软件人员中的3千名致力于帮助软件开发商向多内核系统的转变。

　　自从1965年戈登-摩尔提出这一著名论断以来，芯片产业界在其发展历程中遇到了重重障碍，但是每次都绝境逢生。为此已经退休的摩尔本人承认他被整个芯片产业的生存能力所折服。现在这些全新的芯片设计构思或许会再度让摩尔折服。