法国Dolphin Integration日前发布了CASSIOPEIA-HSL架构的ROM块生成器“tROMet-LP”。主要面向0.18μm和0.13μm标准的CMOS工艺。该公司称，作为面向标准CMOS工艺的ROM生成器，tROMet-LP能够生成密度最高的ROM。

　　据该公司称，比如4Mbit ROM块，0.18μm工艺和0.13μm工艺条件下面积分别为2mm2和1mm2。而如果利用TSMC的0.13μm工艺封装8Mbit ROM块，耗电量最差值为170μA/MHz，芯片面积为5.048mm2。